PAT-NO:

ı

JP402010757A

DOCUMENT-IDENTIFIER: JP 02010757 A

TITLE:

PRINTED WIRING BOARD

PUBN-DATE:

January 16, 1990

INVENTOR-INFORMATION:

NAME

NAKAI, TATSUJI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

MITSUBISHI ELECTRIC CORP

N/A

APPL-NO:

JP63161811

APPL-DATE:

June 28, 1988

INT-CL (IPC): H01L023/12, H01L021/52, H05K001/02

US-CL-CURRENT: **257/783**, 361/748

### ABSTRACT:

PURPOSE: To prevent production of cracks and separations in a semiconductor

chip by thermal stress by providing metal which has necessary

characteristics at the semiconductor mounting part of a printed wiring board.

CONSTITUTION: Metal 5 cush as invar alloy 42, covar, etc., having

expansion coefficient of about 2-10×10<SP>-6</SP>&deg;C<SP>-1</SP> is

attached with adhesive 4 to a printed wiring board 2, and a semiconductor chip

1 is die-bonded to the metal 5 with adhesive 6. By interposing the

having the linear expansion coefficient near to that of the semiconductor chip

1 between the semiconductor chip 1 and the printed wiring board 2,

the thermal stress exerting on the semiconductor chip 1 can be restrained, and cracks and separation of the semiconductor chip 1 by the thermal stress can be prevented.

COPYRIGHT: (C) 1990, JPO&Japio

①特許出願公開

# ② 公 開 特 許 公 報 (A) 平2-10757

Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)1月16日

H 01 L 23/12 21/52 H 05 K 1/02

A 8728-5F A 8727-5E

7738-5F H 01 L 23/12

J

審査請求 未請求 請求項の数 1 (全2頁)

②発明の名称 印刷配線板

②特 顧 昭63-161811

②出 願 昭63(1988)6月28日

@発明者中井 達

] 兵庫県尼崎市塚口本町8丁目1番1号 三菱電機株式会社

通信機製作所内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

砚代 理 人 弁理士 大岩 增雄 外2名

E9 **2**FA 13

1. 発明の名称

印刷配線板

2. 特許請求の範囲

半導体を実装する印刷配級板の半導体実装部分に所要の機械的特性を有する金属を散けたことを特徴とする印刷配線板。

3. 発明の詳細な説明

〔産業上の利用分野〕

この発明は印刷配線板に半導体部品を実装する 構造に関するものである。

〔従来の技術〕

第3図は、従来の印刷配線板の実装構造を示す 断面図で、図において、(1)は半導体チップ、(2)は 印刷配線板、(3)は半導体チップ(1)と印刷配線板(2) との間を退気接続するワイヤポンド部分、(4)は半 導体チップ(1)を印刷配線板(2)にダイポンドする接 着剤である。

次に助作について説明する。

半導体チップ(1)は高密度実装を実現するためパ

ッケージに入れず直接半導体チップ(1)を印刷配線板(2)に実装する。

半導体チップ(1)の電極から印刷配線板(2)の導体部に、例えば 25 mm 径の金線などでワイヤーボンドする。半導体チップ(1)を印刷配線板(2)に接着剤(4)によりダイボンドする。半導体チップ(1)は通常Siであり 4×10<sup>-6</sup>0<sup>-1</sup>の線膨張係数を有しており、印刷配線板(2)は 20×10<sup>-6</sup>0<sup>-1</sup>の線膨張係数を有する。この線膨張係数差により生じる熱応力を吸収できる接着剤(4)を用いる。

(発明が解決しようとする課題:)

従来の印刷配線板の実装構造では半導体チップの大きさが 1 辺 5 聖より大きくなると、熱応力による半導体チップの関れや創歴、ダイボンド剤でのクラック、剥離などが生じるなどの問題点があった。

この発明は上配のような問題点を解消するためになされたもので、1辺5 転以上の半導体チップを実装し熱応力による割れ等の生じない話信頼度の印刷配線板の実装構造を得ることを目的とする。

## 特閒平2-10757(2)

#### ( 課題を解決するための手段 )

この発明に係る印劇配線板の実装構造は半導体 チップを実装する印刷配線板の部分に所要の線態 銀係数を有す金属を設け、その上に半導体チップ をダイポンドしたものである。

#### (作用)

この発明における印例配線板の金属は半導体チップと印刷配線板との間に介在することにより半 導体チップに生じる熱応力を抑えることができる。 (実施例)

以下、との発明の一実施例を図について説明する。

第1図において、(1)は半導体チップ、(2)は半導体チップ(1)を実装する印刷配線板、(3)は半導体チップ(1)と印刷配線板(2)との間を電気接続するワイャボンド部分、(6)は所要の線彫張係数を有する金刷である。(6)は半導体チップ(1)を金属(5)にダイボンドするための接着剤、(4)は金属(6)を印刷配線板(2)に取付け固定するための接着剤である。

半 羽体 チップ (1) は 通常 2 ma× 2 ma か ら 1 0 ma× 1 0 ma

た場合には、全体高さを第1図の奥施例よりも低くすることができ、接着剂(4)の過定において、組り込み部(7)に接着剤が入れ易く、粘度の低い材料を使うことも可能となる。

### (発明の効果)

以上のようにこの発明によれば、半導体チップにかかる熱応力を抑えるように構成したので、 LSIなどの半導体チップを高信頼性で高密度実装ができる効果がある。

### 4. 図面の適単な説明

第1図はこの発明の一実施例による印刷配線板の構造断面図、第2図はこの発明の他の実施例を示す印刷配線板の構造断面図、第3図は従来の印刷配線板の構造断面図である。

図において、(1)は半導体チップ、(2)は印刷配線板、(3)はワイヤボンド部、(4)は接着剤、(5)は金属、(6)は接着剤、(7)は掘り込み部を示す。


なお、図中、同一符号は同一、または相当部分 を示す。

代理人 大 岩 増 雄

つぎに、半導体チップ(1)を金属(5)に接着剤など(6)でダイボンドする。このように半導体チップ(1)の線膨張係数が 4×10 つであり、この値に金属(5)の線膨張係数を近づけることにより、半導体チップ(1)にかかる熱応力を抑えることができる。金属(5)と印劇配線仮(2)との間に熱応力は生じるが金属(5)は機械的に安定しており、接着剤(4)によりある程度応力が吸収されるので各部位において剝離やクラックなどの障害は生じない。


なお、上記実施例では印ៀ配線板(2)を特殊な加工をしない構造とした場合を示したが、第2図に示すような期り込み構造にすることもできる。

このように印刷配線板(2)に細り込み部(7)を設け



- 1:半導体チップ
- 2:印刷配螺板
- 3:71とボンド 8月
- 4:接着剂
- 5 金属
- 6:接着剂

第 2 図



第3図

